4.15可编程逻辑器件

数字系统设计

FPGA（Field Programmable Gate Array）重点

可实现时序逻辑和多级逻辑功能

CLB（Configurable Logic Bank）

可编程体现在控制信号和LUT

LUT（查找表）

由多路选择器构成
SR为复位信号，连接到触发器；
Din在编程模式使用，不开放给用户；
LUT可以处理的变量为最后一个LUT的扇入。

DQ（触发器）与IOB（输入输出引脚）

综合例子

使用CLB实现二进制状态编码的模3计数器（有限状态机实现）

可能考试内容

1. PLA点阵反推电路的逻辑功能
2. CLB的使用，实现函数
   使用输入确定需要CLB的数量，对Spartan3，一个LUT的输入为4，整个CLB的输出为2
   使用F/G标识（一般的FPGA包括FLUT和GLUT），用HLUT综合FLUT与GLUT
3. TLB延迟Tc > Tsetup+Tpcq+Tpd，求得Tqd，除以组合电路延迟得到最多能加入的CLB级数